下一代CMOS製程目標65奈米以下

90奈米製程測試晶片去年底問世，今年下半將小量試產 臺積電、飛利浦電子及意法半導體3月5日宣布，三家公司已經透過策略聯盟，成功統合90奈米（0.09微米）CMOS（互補式金氧）半導體製程技術。在合作獲得初步成功後，將進一步開發65奈米（0.065微米）以下更先進製程技術。密度最高的DRAM

臺積電副總執行長曾繁城表示，去年第四季在臺積電三廠及法國Crolles晶圓廠（由飛利浦及意法共同成立）兩個試產線上，已同時成功開發出90奈米製程的測試晶片。該測試晶片為嵌入式靜態隨機處理記憶體（embedded SRAM），密度為每平方毫米735k位元，這是目前世界上密度最高的SRAM。這項90奈米製程生產線將進入試產階段，預計今年下半年開始，將能夠進行小量試產。

這項合作計畫，不僅結合了三家公司的研發單位，也整合相關實驗室資源，包含飛利浦實驗室部門、歐洲半導體研發機構IMEC、CEA/LETI，以及法國電信研發部門等。意法琵琶別抱臺積電？

在這項三方合作計畫中，臺積電與飛利浦的結合並不令人意外。因為兩家公司從1987年便開始建立初步的製程研發合作關係，1992年開始有製程整合的開發計畫，2000年合作範圍更延伸至其他產品開發案上。飛利浦同時也擁有臺積電約30％股權，兩家公司在新加坡也有一個合資的8吋晶圓廠。

值得注意的是，過去意法半導體與聯電的關係較為密切，這項合作案是否意味著意法將棄聯電轉與臺積電交好？關於這點，意法半導體研發副總暨法國Crolles廠協理Mike Thompson強調，該公司一向與許多半導體業者都有合作關係，與臺積電結盟之後，並不會影響之前與聯電間的合作。

臺積電、飛利浦與意法的合作，是為了未來分工做準備。由於飛利浦及意法本身只有供研發試產用的晶圓生產線，未來主要還是由臺積電擔任代工的角色。而製程技術朝向90奈米乃至於65奈米以下的方向邁進，能夠使得飛利浦及意法在嵌入式DRAM、SRAM的SoC產品的解決方案上，取得更高的優勢。從0.13微米到90奈米，面積足足少了一半

目前半導體業界用於量產的技術達到0.13微米，相較之下，90奈米製程技術所生產出來的產品，面積只有0.13微米產品的一半，且能夠將4億個電晶體整合在單一晶片上，成本效益相當吸引人。 在應用層面，90奈米製程技術未來主要將會用來生產整合性的通訊及消費性電子產品領域，例如：行動電話多媒體元件、機頂盒以及數位相機等等。